Toshiba AEC-Q100 Y: Puerta lógica, 74VHC, Búfer, CMOS Dual 8mA TSSOP 14 pines 4, Tipo de Montaje: Montaje superficial, Número de Elementos: 2, Tipo de Entrada: CMOS,TTL, Tensión de Alimentación Máxima de Funcionamiento: 5,5 V, Corriente Máxima de Salida de Alto Nivel: -8mA, Tipo de Retardo de Propagación Máxima @ CL Máximo: 13.5 ns @ 50 pF, Tensión de Alimentación de Funcionamiento Mínima: 2 V, Dimensiones: 5 x 4.4 x 1mm, MPN: 74VHC21FT
Componentes Electrónicos & Interconexión & Alimentación Eléctrica > Semiconductores > Circuitos Integrados Lógicos > Puertas Lógicas
Toshiba AEC-Q100 Y: Puerta Lógica, 74VHC21FT, 74VHC, Búfer, CMOS Dual 8mA TSSOP 14 Pines 4
Specifications of Toshiba AEC-Q100 Y: Puerta Lógica, 74VHC21FT, 74VHC, Búfer, CMOS Dual 8mA TSSOP 14 Pines 4 | |
---|---|
Category | |
Instock | instock |